برق 118. ضرب کننده ولتاژ مبنی بر اینورتر CMOS جدید

» :: برق 118. ضرب کننده ولتاژ مبنی بر اینورتر CMOS جدید

ضرب کننده ولتاژ مبنی بر اینورتر CMOS جدید

چکیده__ چهار ضرب کننده ولتاژ برمبنای اینورتر CMOS جدید تشکیل شده از ترانزیستورهای عبور PMOS/NMOS، مدارات اینورتر، و خازن ها، در این مقاله ارایه شده اند. ضرب کننده های ولتاژ ارایه شده که عملیات یکسوسازها و پمپ های شارژ را با هم انجام می دهند، بازده ی تبدیل توان را بالا برده و تعداد مولفه های واکنشی (غیر فعال یا پسیو) را کاهش می دهد، بنابر این برای ساخت آی سی مناسب می باشند. ضرب کننده ولتاژ با ولتاژ خروجی مثبت، توسط فرآیندهای TSMC 0.35μm CMOS 2P4M پیاده سازی شده، و نتایج آزمایشی نیز مطابقت خوبی با تجزیه و تحلیل های نظری داشتند. سطح تراشه ی بدون پد، به ازای ولتاژ خروجی مثبت پنج-مرحله ای ضرب کننده ولتاژ، تنها 1.75×1.32 mm2 می باشد.

خرید و دانلود محصول

1394/08/03

---

ضرب کننده ولتاژ , اینورتر CMOS جدید , CMOS , CMOS Inverter-Based Voltage Multipliers , مقاله انگلیسی برق , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق با ترجمه فارسی

---

لینک محصول

http://file724.zepo.ir/post/15713

برق 113. LECTOR: روشی برای کاهش نشتی در مدارات CMOS

» :: برق 113. LECTOR: روشی برای کاهش نشتی در مدارات CMOS

LECTOR: روشی برای کاهش نشتی در مدارات CMOS

چکیده___در مدارات سیموس،کاهش ولتاژ آستانه به دلیل مقیاس بندی ولتاژ،منتهی به جریان نشتی زیرآستانه و در نتیجه تلفات توان ایستا (استاتیک) می شود. در اینجا ما روشی تازه به نام LECTOR برای طراحی گیت های سیموس که به طور قابل توجهی جریان نشتی را بدون افزایش تلفات توان پویا (دینامیک) کاهش می دهد، ارایه می کنیم. در روش پیشنهاد شده ما،دو ترنزیستور کنترل نشتی (یکی نوع n و دیگری نوع p) در درون دروازه های منطقی که ترمینال گیت هر ترانزیستور کنترل نشتی (LCT) توسط منبع گیت دیگر کنترل می شود را معرفی می کنیم. در این آرایش،یکی از LCTها (منظور ترانزیستورهای کنترل نشتی) همیشه به ازای هر ترکیب ورودی،نزدیک به ولتاژ قطع می باشد. این مقاومت مسیر Vdd به گراند را کاهش داده،که این منجر به کاهش چشمگیر جریان نشتی می شود. نت لیست سطح-گیت مدار داده شده،نخست به یک پیاده سازی گیت پیچیده ی CMOS استاتیک تبدیل شده،و سپس LCTها به منظور دستیابی به یک مدار کنترل نشتی معرفی می شوند. ویژگی قابل توجه LECTOR این است که در هر دو حالت فعال و غیرفعال مدار،فعال می باشد که این منجر به کاهش نشتی بهتری نسبت به روش های دیگر می شود. همچنین،روش ارایه شده، دارای محدودیت های کمتری نسبت به دیگر روش های موجود برای کاهش نشتی دارد. نتایج تجربی نشان دهنده ی یک کاهش نشتی متوسط 79.4 درصدی را برای مدارات محک(بنچ مارک) MCNC’91 نشان می دهند.

خرید و دانلود محصول

1394/08/03

---

LECTOR , CMOS , کاهش نشتی , مدارات CMOS , Technique , Leakage Reduction , CMOS Circuits , مقاله انگلیسی برق , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق با ترجمه فارسی

---

لینک محصول

http://file724.zepo.ir/post/15706

برق 96. تعیین مشخصه های اینورتر CMOS غیر-معمولی جدید، ساخته شده از یک NMOSFET بدون اتصال و یک ترانزیستور کنترل شده

» :: برق 96. تعیین مشخصه های اینورتر CMOS غیر-معمولی جدید، ساخته شده از یک NMOSFET بدون اتصال و یک ترانزیستور کنترل شده

تعیین مشخصه های اینورتر CMOS غیر-معمولی جدید، ساخته شده از یک NMOSFET بدون اتصال و یک ترانزیستور کنترل شده

چکیده__در این مقاله، ما یک اینورتر CMOS غیر-معمولی ساخته شده از یک NMOSFET بدون اتصال (JL) و یک ترانزیستور را با فرآیند ساده و چگالی بالای مدار مجتمع، ارایه می دهیم. در اینورتر CMOS غیر-معمولی، به ترتیب، NMOSFET JL به عنوان تحریک و ترانزیستور به عنوان یک بار، عمل می کند. ما بنابر اطلاعات اندازه گیری شده ی ترانزیستور ، خط بار اینورتر CMOS را ترسیم کرده و دریافتیم که ترانزیستور می تواند در مدارات CMOS به منظور بهبود مسایل مربوط به CMOS های مرسوم امروزی، استفاده شود. به علاوه، کاهش سطح 46.1% نیز دست اور دیگر ما است.

خرید و دانلود محصول

1394/08/02

---

CMOS , NMOSFET , اینورتر , ترانزیستور کنترل شده , ترانزیستور , Characterization , Novel Non-traditional CMOS Inverter Composed , Junctionless NMOSFET , Gated N+.N-.P Transistor , مقاله انگلیسی برق , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق با ترجمه فارسی , مقاله انگلیسی برق و الکترونیک

---

لینک محصول

http://file724.zepo.ir/post/15646

برق 85. تقویت کننده ی شبه تفاضلی کلاس-AB برمبنای اینورتر CMOS برای کاربردهای HF

» :: برق 85. تقویت کننده ی شبه تفاضلی کلاس-AB برمبنای اینورتر CMOS برای کاربردهای HF

تقویت کننده ی شبه تفاضلی کلاس-AB برمبنای اینورتر CMOS برای کاربردهای HF

چکیده__ این مقاله یک تقویت کننده ی شبه-تفاضلی کلاس-AB برمبنای اینورتر CMOS برای کاربردهای HF، با استفاده از مدار ساده rail-to-rail CMFB را ارایه می دهد. مدار ارایه شده، دارای دو اینورتر CMOS و فیدبک حالت-مشترک مکمل (CMFB) _که خود متشکل از آشکارساز حالت-مشترک حالت جریان و تقویت کننده های ترنز-امپدانسی (transimpedance)، بوده_ می باشد. این مدار با استفاده از فناوری CMOS 0.18 نانومتری تحت ولتاژ منبع 1 ولت، طراحی شده است، و نتایج شبیه سازی نشان می دهند که نوسان خروجی rail to rail با استفاده از گین حالت-مشترک پایین (-15 dB)، بدست می آید. نوسان خروجی مدار 0.7 v می باشد. تلفات توان مدار 0.96 میکرووات می باشد.

خرید و دانلود محصول

1394/08/02

---

تقویت کننده , تقویت کننده ی شبه تفاضلی , تقویت کننده ی شبه تفاضلی کلاس-AB , کاربردهای HF , اینورتر CMOS برای کاربردهای HF , CMOS , CMOS Inverter-Based Class-AB , HF Applications , مقاله انگلیسی برق , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه فارسی

---

لینک محصول

http://file724.zepo.ir/post/15592

برق 23. مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

» :: برق 23. مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

چکیده

در این مقاله، در مورد چالشهای مختلف کار در ناحیه زیرآستانه ای در مدارهای با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی برای یافتن بهترین آرایش در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. برای پشتیبانی از مباحث نظری انجام شده، آرایشهای گوناگون مداری مورد آزمایش و شبیه سازی قرار می گیرد. جنبه های گوناگون مدارهای فلیپ فلاپ با جزییات تشریح می شود تا بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای بسیار کم توان بررسی شود. نتایج شبیه سازی نشان می دهد مصرف توان در مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش می یابد. همچنین زمان راه اندازی و زمان نگهداری نیز بهبود می یابد.

خرید و دانلود محصول

1394/07/27

---

فناوری نانو , CMOS 65 , New Subthreshold Concepts in 65nm CMOS Technology , CMOS Technology , Subthreshold Concepts , مقاله برق , مقاله برق و الکترونیک , مقاله انگلیسی برق , مقاله انگلیسی برق با ترجمه فارسی , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق و الکترونیک

---

لینک محصول

http://file724.zepo.ir/post/14802

برق 19. جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری

» :: برق 19. جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری

جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری

چکیده

در این مقاله، جمع کننده کامل (FA) نوینی ارائه می‌گردد که برای عملکرد با توانهای بسیار پایین بهینه سازی شده است. مدار مذکور، بر پایه گیتهای XOR اصلاح شده‌ای طراحی گشته که با هدف کمینه سازی مصرف توان در ناحیه زیرآستانه‌ای عمل می کنند. نتایج شبیه سازی شده با مدلهای استاندارد CMOS 65 نانومتر انجام شده است. نتایج شبیه سازی، یک بهبود 5 تا 20 درصدی را در بازه فرکانسی 1Khz تا 20MHz و ولتاژهای تغذیه زیر 0.3V نشان میدهد.

مقدمه

تغییر مقیاس ولتاژ تغذیه یکی از موثرترین راهها در کاهش مصرف توان مدارهای دیجیتال است. کارایی این روش بعلت وجود رابطه درجه دوم میان مصرف توان دینامیک و ولتاژ تغذیه می باشد. اما در این روش، عملکرد مدار به خاطر رابطه معکوس تاخیر مدار با سطح جریان کاهش می یابد. به همین علت، ولتاژ آستانه را در فرایندهای زیرمیکرونی عمیق برای رفع این مشکل کاهش می دهند. کاهش ولتاژ آستانه، منجر به افزایش نمایی جریان زیرآستانه می‌گردد که امکان استفاده از این ناحیه (زیرآستانه) را در مدارهای منطقی ارزیابی - با کران نویز قابل قبول - می دهد. بدون اعمال روشهای خاص، عملکرد زیرآستانه ای سبب کاهش سرعت پاسخگویی (به سبب کاهش جریان) می شود. جریان مورد ارزیابی در این حالت، جریانی است که در ولتاژ گیت –سورس کوچکتر یا مساوی ولتاژ آستانه و ولتاژ تغذیه نزدیک به ولتاژ آستانه رخ می دهد. همانطور که در شکل 1 مشاهده می شود، نسبت I_on (وقتی ترانزیستور در حال ارزیابی است) به I_off (وقتی ولتاژ گیت-سورس صفر یا نزدیک صفر است) در مقایسه با Ion/Ioff در ولتاژهای تغذیه‌ی بالا، کوچکتر است. با این حال، در کاربردهای با مصرف توان بسیار پایین (مثل ایمپلنتها یا حسگرهای بدون سیم)، سرعت کاری دغدغه اصلی طراحی نیست، زیرا قیود پهنای باندی در این موارد با مسامحه اعمال می گردد. برای این کاربردها، مهمترین هدف طراحی بهینه سازی بمنظور مصرف توان پایین است. جمع دو بیت A و B با بیت نقلی Cin، بیت SUM (مجموع) و بیت خروجی نقلی Cout را تولید می‌کند.

خرید و دانلود محصول

1394/07/27

---

نانومتر , جمع کننده , جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری , Bit Sub Threshold Full Adders in 65nm CMOS Technology , ترانزیستور , گیت , ایمپلنت , مقاله برق , مقاله انگلیسی برق , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه فارسی

---

لینک محصول

http://file724.zepo.ir/post/14779

198-پاورپوینت فرایند CMOS (فارسی)

198-پاورپوینت فرایند CMOS . ویفر SI : ماده اولیه ساخت به شکل ویفر تک کریستالی با آلایش کم است،قطر این ویفر معمولا″بین 4 تا 12 اینچ و ضخامت آن حد اکثر به 1mm می رسد.این ویفرها با برش شمش تک کریستالی به شکل لایه های نازک بدست می آیند. 2 . لایه نشانی epitaxial : این لایه بر روی زیر لایه سیلیکونی قرار می گیرد ، این لایه ، لایه های بالایی را از زیرلایه جدا می کند و باعث می شود که نشتی کمتری بین لایه های افزاره با زیرلایه شود.عمل لایه نشانی روی این لایه، فرآیند ساخت را بهبود می بخشد. در این لایه نشانی از کلریدسیلان بعلاوه اکسیژن استفاده می شود. ...

دانلود پروژه طراحی و شبیه سازی تقویت کننده چند طبقه CMOS با استفاده از نرم افزار Hspice

در این پروژه ابتدا یک مدار تقویت کننده چند طبقه CMOS با تکنولوژی 0.35 میکرو طراحی و سپس با استفاده از نرم افزار Hspice شبیه‌سازی شده است. از جمله مواردی که در طراحی برای ما اهمیت دارند، طراحی مدار با استفاده از منبع تغذیه 3 ولتی می باشد. بهره ولتاژ حلقه باز بدست آمده برای مدار طراحی شده برابر 26000 و پهنای باند حلقه باز آن نیز 9.6 مگاهرتز می باشد. بازای فیدبک واحد برای مدار پهنای باند حلقه بسته مدار برابر 1.95 گیگاهرتز بوده ...

دانلود تکنولوژی TSMC 0.18um cmos مخصوص طراحی فرکانس بالا برای نرم افزار ADS

دانلود تکنولوژی TSMC 0.18um cmos مخصوص طراحی فرکانس بالا برای نرم افزار ADS ورژن های 3 و 5 و 6 تکنولوژی 0.18 میکرومتر cmos مخصوص ADS tsmc_rfcmos018_v6 tsmc_rfcmos018_v5a tsmc_cm018rf_v3 ...

جزوه آموزشی درس CMOS دانشگاه تهران، استاد امید شعاعی

دانلود جزوه آموزشی کامل درس CMOS دانشگاه تهران، تهیه شده توسط استاد امید شعاعی فرمت PDF تایپ شده و با کیفیت عالی ...

دانلود حل المسائل کتاب طراحی مدارات Cmos VLSI

دانلود حل المسائل کتاب cmos vlsi design دانلود حل المسائل کتاب طراحی مدارات Cmos VLSI 65 صفحه با فرمت PDF و با کیفیت عالی ...