برق 113. LECTOR: روشی برای کاهش نشتی در مدارات CMOS

» :: برق 113. LECTOR: روشی برای کاهش نشتی در مدارات CMOS

LECTOR: روشی برای کاهش نشتی در مدارات CMOS

چکیده___در مدارات سیموس،کاهش ولتاژ آستانه به دلیل مقیاس بندی ولتاژ،منتهی به جریان نشتی زیرآستانه و در نتیجه تلفات توان ایستا (استاتیک) می شود. در اینجا ما روشی تازه به نام LECTOR برای طراحی گیت های سیموس که به طور قابل توجهی جریان نشتی را بدون افزایش تلفات توان پویا (دینامیک) کاهش می دهد، ارایه می کنیم. در روش پیشنهاد شده ما،دو ترنزیستور کنترل نشتی (یکی نوع n و دیگری نوع p) در درون دروازه های منطقی که ترمینال گیت هر ترانزیستور کنترل نشتی (LCT) توسط منبع گیت دیگر کنترل می شود را معرفی می کنیم. در این آرایش،یکی از LCTها (منظور ترانزیستورهای کنترل نشتی) همیشه به ازای هر ترکیب ورودی،نزدیک به ولتاژ قطع می باشد. این مقاومت مسیر Vdd به گراند را کاهش داده،که این منجر به کاهش چشمگیر جریان نشتی می شود. نت لیست سطح-گیت مدار داده شده،نخست به یک پیاده سازی گیت پیچیده ی CMOS استاتیک تبدیل شده،و سپس LCTها به منظور دستیابی به یک مدار کنترل نشتی معرفی می شوند. ویژگی قابل توجه LECTOR این است که در هر دو حالت فعال و غیرفعال مدار،فعال می باشد که این منجر به کاهش نشتی بهتری نسبت به روش های دیگر می شود. همچنین،روش ارایه شده، دارای محدودیت های کمتری نسبت به دیگر روش های موجود برای کاهش نشتی دارد. نتایج تجربی نشان دهنده ی یک کاهش نشتی متوسط 79.4 درصدی را برای مدارات محک(بنچ مارک) MCNC’91 نشان می دهند.

خرید و دانلود محصول

1394/08/03

---

LECTOR , CMOS , کاهش نشتی , مدارات CMOS , Technique , Leakage Reduction , CMOS Circuits , مقاله انگلیسی برق , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق با ترجمه فارسی

---

لینک محصول

http://file724.zepo.ir/post/15706

برق 86. یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده، برای کاهش جریان نشتی

» :: برق 86. یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده، برای کاهش جریان نشتی

یک روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده، برای کاهش جریان نشتی

چکیده__ کنترل بردار ورودی (IVC) تکنیک معروفی برای کاهش توان نشتی است. این روش، از اثر پشته های ترانزیستوری در دروازه های منطقی (گیت) CMOS _با اعمال مینیمم بردار نشتی (MLV) به ورودی های اولیه ی مدارات ترکیبی، در طی حالت آماده بکار_ استفاده می کند. اگرچه، روش IVC (کنترل بردار ورودی)، برای مدارات با عمق منطقی زیاد کم تاثیر است، زیرا بردار ورودی در ورودی های اولیه تاثیر کمی بر روی نشتی گیت های درونی در سطح های منطقی بالا دارد. ما در این مقاله یک تکنیک برای غلبه بر این محدودیت ارایه می کنیم؛ بدین سان که گیت های درونی با بدترین حالت نشتی شان را، با دیگر گیت های کتابخانه جایگزین می کنیم، تا عملکرد صحیح مدار را در طی حالت فعال تثبیت کنیم. این اصلاح مدار، نیاز به تغیر مراحل طراحی نداشته، ولی دری را به سوی کاهش بیشتر نشتی _وقتی که روش MLV (مینیمم بردار نشتی) موثر نیست_ باز می کند. آنگاه ما، یک روش تقسیم-و-غلبه که جایگزینی گیت های را مجتمع می کند، یک الگوریتم جستجوی بهینه MLV برای مدارات درختی، و یک الگوریتم ژنتیک برای اتصال به مدارات درختی، را ارایه می کنیم. نتایج آزمایشی ما بر روی همه ی مدارات محک MCNC91، نشان می دهد که 1) روش جایگزینی گیت، به تنهایی می تواند 10% کاهش جریان نشتی را با روش های معروف، بدون هیچ افزایش تاخیر و کمی افزایش سطح، بدست آورد: 2) روش تقیسم-و-غلبه، نسبت به بهترین روش خالص IVC 24% و نسبت به روش جایگذاری نقطه کنترل موجود 12% بهتر است: 3) در مقایسه با نشتی بدست آمده از روش MLV بهینه در مدارات کوچک، روش ابتکاری جایگزینی گیت و روش تقسیم-و-غلبه، به ترتیب می توانند بطور متوسط 13% و 17% این نشتی را کاهش دهند.

خرید و دانلود محصول

1394/08/02

---

Combined Gate Replacement , Input Vector Control Approach , Leakage Current Reduction , روش کنترل بردار ورودی , جریان نشتی , کاهش جریان نشتی , گیت ترکیب شده , مقاله برق , مقاله انگلیسی برق , مقاله انگلیسی برق و الکترونیک , مقاله انگلیسی برق با ترجمه , مقاله انگلیسی برق با ترجمه فارسی

---

لینک محصول

http://file724.zepo.ir/post/15595